Assembly Language එකටත් වඩා low-level එකේ පවතින, chips හරහා විද්‍යුතය ගමන් කරන Logic Gates program කිරීමට භාවිතා කරන language එක ගැන සටහනක් - Verilog

[Lupine Solus]

මට Verilog Language එක මුලින්ම සෙට් වුනේ Neuralink එකේ interview එකක video එකක ඒකෙ developers ලගෙන් ඔයගොල්ලො පාවිච්චි කරන programming languages මොනවද කියලා අහද්දි ඒකට දෙන උත්තරයකින්. ඒගොල්ලෝ කියනවා එයාලා Neuralink එකේ chip development සඳහා භාවිතා කරන්නේ Verilog කියන Language එක කියලා. මං මේ Language එක ගැන මීට කලින් අහලා තිබ්බෙ නැති හින්දා ඒ ගැන හොයලා සටහනක් ගේන්න හිතුනා.

Verilog කියන්නේ programming language එකක් නෙමෙයි. ඒක ඇවිල්ලා Hardware Description Language එකක්. Electronic Circuits වල structure එක හා behavior එක describe කිරීම සඳහා භාවිතා කරන language එකකට තමයි Hardware Description Language එකක් කියලා කියන්නේ. Hardware Description Language ( HDL ) එකකට properties 2 ක් තියෙනවා.

=> Notion of Time
=> Concurrency

Notion of Time කියන්නේ digital circuits වල time delay එක සම්බන්ධ property එක. හැම hardware circuit එකකම time delay එකක් තියෙනවා. HDL වල එම time delay එක ඇතුලත් කරලා තියෙනවා.

Concurrency කියන්නෙ එකම අවස්ථාවේ ක්‍රියාවලි දෙකක් එකවරම සිද්ධවෙන එකට. Circuit එකක blocks දෙකක් තියෙනවා කියලා හිතුවොත් ඒ blocks දෙකම එකම අවස්ථාවේ execute වෙනවා නම් එතන තියෙන්නේ concurrency එකක්.

Verilog කියන්නේ ඒ වගේ Hardware Description Language එකක්. Verilog වල වර්තමන standard එකට තමා IEEE 1364-2001 කියලා කියන්නේ. Verilog වල predefined basic gates සහ digital circuits පවතින library එකක් අන්තර්ගත කරලා තියෙනවා. එව්වා primitives කියලා තමයි හඳුන්වන්නේ. Verilog වල Syntax එක C Language එකට සමානකම් පෙන්නුවත් ඒ Languages දෙක අතරේ පහත සඳහන් වෙනස්කම් පවතිනවා.

• Verilog වල circuit එකක් හඳුන්වන්නේ module එකක් ලෙසටයි. (ඒ වගේම Basic Logic Gates එහෙමත් Verilog වල modules ලෙසම තමා හඳුන්වන්නේ.)
• module සහ endmodule කියන keywords දෙක ඇතුලේ තමා circuit එකේ logic gates වලට අදාළ flow එක program කරන්නේ.
• මුලින්ම අපි module circuit එක පිටතට සම්බන්ධ වන ආකාරය "ports" නමින් හඳුන්වන දේවල් භාවිතයෙන් describe කරන්න ඕනේ. (o,x,y)
• ඊට පස්සේ and or not වගේ primitive modules ටික ඇතුලත් කරලා circuit එක program කරන්න පටන් ගන්න ඕනේ.
• ඊට පස්සේ and or not වගේ logic gates අනිත් logic gates සමග සම්බන්ධ වන ආකාරය wire කියන keyword එක භාවිතා කරලා describe කරන්න ඕනේ.
• අවසානයේ inputs ටික output එකට connect වන ආකාරය describe කරලා සම්පූර්ණ circuit එක නිර්මාණය කරන්න පුළුවන්.

මේ කතාව පල්ලෙහා video එක බැලුවොත් ලේසියෙන්ම තේරුම් ගන්න පුළුවන්.



මං මේ language එක ගැන ගොඩක් විස්තර දන්නේ නෑ. ඒත් කිරියෙ සමහරවිට Verilog Language එක real world projects වලට පාවිච්චි කරපු කට්ටිය ඉන්න පුළුවන්. එහෙම කට්ටිය ඉන්නවනම් ඔයගොල්ලන්ගේ experience එක මේ thread එකට share කරගෙනම යන්න.

පල්ලෙහා playlists වලිනුයි articles වලිනුයි Verilog ගැන වැඩිදුර විස්තර දැනගන්න පුළුවන්.







https://www.youtube.com/playlist?list=PL_3xKnVkfI2itQhCyfnamNYSCHd2KHi4k

https://en.wikipedia.org/wiki/Verilog

https://www.doulos.com/knowhow/verilog/what-is-verilog/

මට Verilog Language එක මුලින්ම සෙට් වුන Neuralink එකේ interview video එක.

What Programming Language does Elon Musk Neuralink Uses

 

[Gwynbleidd]

Tfs

 

[olu bakka]

up

 

[Schrodinger Cat]

Thanks for sharing, bud

 

[AnuradhaRa]

 

[siri_ayya]

Good

 

[wawula]

Tfs

 

[funmalaya]

Ela....

 

[EKGuest]

Didn't know about this. Thanks for sharing.

 

[Extra One]

Thanks

 

[beam_tech]

tfs..good post keep it up

 

[rumesh.fbi]

Up

 

[animation]

eloooo

 

[GDKN2]

Custom Processor design කරද්දි Hardware level එකේදි use වෙන්නෙ Verilog/VHDL language එක. එකේ පුලුවන් digital component design කරන්න. schematic diagram genrate කරගන්න. ඊට පස්ස‍ෙ ඒවා fabricate කරලා use කරන්න. Xilinx වගේ software use කරනවා වැඩේට.

Assembly උනත් Compile කරාට පස්සෙ එන්නෙ bit sequence එකක්. ඒවා process කරන්න පුලුවන් VHDL වලින් හදපු component වලට.

 

[beam_tech]

Custom Processor design කරද්දි Hardware level එකේදි use වෙන්නෙ Verilog/VHDL language එක. එකේ පුලුවන් digital component design කරන්න. schematic diagram genrate කරගන්න. ඊට පස්ස‍ෙ ඒවා fabricate කරලා use කරන්න. Xilinx වගේ software use කරනවා වැඩේට.

Assembly උනත් Compile කරාට පස්සෙ එන්නෙ bit sequence එකක්. ඒවා process කරන්න පුලුවන් VHDL වලින් හදපු component වලට.

oya wage circuit design level eke companies lankawe nadda ban..issra patta asawak tibba oya wage ewa karnna...lankawe itin software kallak liyanna neh wenne tronic,cs,it,se monawa kalath

 

[shenat]

Bump

 

[GDKN2]

oya wage circuit design level eke companies lankawe nadda ban..issra patta asawak tibba oya wage ewa karnna...lankawe itin software kallak liyanna neh wenne tronic,cs,it,se monawa kalath

ලංක‍ාවේ ඇති මචං design කරන ඒවා. මමත් හරියටම දන්නෙ නෑ‍. මහා පරිමාන ඒවා නම් නෑ. මෙහේ design කරත් fabricate කරන්න නම් රට යවන්න ඕන.

 

[harindugamlath]

Verilog, HDL, VHDL ekama purpose ekata use wena languages. FPGA thawa godak usewenawa realtime processing karanna one nam. Lankawe wadiya ugan wanne nathi eth pattama useful dewal FPGA. Godak equipment wala FPGA ekak enawa monawahari deyak fast process karanna onenam godak welawata front end component ekak widiyata followed by a microcontroller. issara nam altera thama hitiye issarahin dannam xilinx ewa ekka purudu wenawanam hondai wage. Lankawata nam wadak wenne na eth loke sahena dewal walata pawichchi wenawa practically monawahri deyak hadanna giyama mara watina component ekak FPGA kiyanne.

 

[starcred007]

***BUMP***​

 

[usa_nihaal]

TFS Bro